RISC arhitektura je računalo sa smanjenim skupom uputa. To je tip mikroprocesorske arhitekture koja koristi mali optimizirani skup instrukcija, za razliku od prethodnih tipova arhitektura s proširenim skupom algoritamskih podataka. Pojam RISC osmislio je David Patterson iz projekta Berkeley RISC.
Definicija
Računalo s ograničenim skupom naredbi je uređaj čija arhitektura skupa instrukcija (ISA) ima skup atributa koji mu omogućuju da ima niže CPI cikluse od složenog skupa naredbi na vaše računalo (CISC). Opći koncept RISC-a je koncept računala koje sadrži mali skup jednostavnih i uobičajenih algoritama, ali ne i prošireni skup složenih i specijaliziranih sekvenci. Još jedna zajednička značajka RISC-a je arhitektura učitavanja /pohrane, gdje se pristup memoriji provodi samo uz određene upute.
Povijest i razvoj
Prvi projekti RISC-a došli su iz IBM-a, Stanforda i UC Berkeleya 70-ih i 80-ih godina dvadesetog stoljeća. IBM 801 Stanford MIPS i Berkeley RISC I i II razvijeni su sa sličnom filozofijom, poznatom kao RISC. Neke značajke dizajna bile su tipične za većinu RISC procesora:
Trajanje jednog ciklusa: procesori imaju CPI - vrijeme za praćenje uputa jednog ciklusa. To je zbog optimizacije svake naredbe na CPU-u.
Obrada transportera: tehnički algoritam koji omogućuje istodobno izvršavanje dijelova ili faza uputa za učinkovitije rukovanje uputama.
Velika listaRegistri: Filozofija dizajna RISC-a obično uključuje više registara kako bi se spriječile prekomjerne interakcije memorije.
Iako su brojna računala iz 1960-ih i 70-ih godina prethodni modeli RISC-a, moderni koncept datira iz 1980-ih. Konkretno, dva projekta na Stanfordu i na Kalifornijskom sveučilištu proširuju ovu konceptualnu ideju. Stanfordov MIPS će postati komercijalno uspješan model, dok će sveučilište Berkeley nazvati cijeli koncept komercijaliziranim kao SPARC. Još jedan uspjeh tog razdoblja bili su napori IBM-a, koji su na kraju doveli do Power Architecture. Kako su se ta područja razvila kasnih 1980-ih, a osobito početkom devedesetih godina, mnogi su projekti cvjetali kao ključni za tržište Unixovih radnih stanica, kao i ugrađene procesore u laserskim pisačima, usmjerivačima i sličnim proizvodima. ,
Za i protiv arhitekture RISC-a
Najlakši način da saznate o prednostima i ranjivostima RISC arhitekture jest usporediti ga s prethodnom CISC arhitekturom. Glavna svrha CISC arhitekture je dovršiti zadatak za manji broj montažnih linija. To se postiže stvaranjem procesorskog hardvera sposobnog za razumijevanje i izvođenje niza operacija. Za ovaj zadatak, CISC procesor se izdaje s određenom naredbom (MULT). Kada se izvrši, ova naredba učitava dvije vrijednosti u odvojene registre, množi operande u izvršnom modulu, a zatim pohranjuje proizvod u odgovarajući registar. Dakle, cijeli zadatak umnožavanja dva broja može bitiupotpunjena s jednom instrukcijom: MULT 2: 3 5: 2. CISC i RISC-arhitektura - prethodno i sljedeće arhitektonsko rješenje. MULT je ono što je poznato kao "komplicirana nastava". Naredba radi izravno u memorijskim bankama računala i ne zahtijeva da programer izričito uzrokuje bilo kakve funkcije preuzimanja ili spremanja. Vrlo je slična naredbi na jeziku više razine. Na primjer, ako pretpostavimo da a predstavlja vrijednost 2: 3, a b predstavlja vrijednost 5: 2, onda je ova naredba identična izrazu C a = a * b.
Jedna od glavnih prednosti ovog sustava je da kompajler mora obaviti minimalan posao kako bi preveo jezik jezika visoke razine u skupštinu. Budući da je dužina koda relativno kratka, potreban je vrlo mali RAM za pohranu uputa. Pri usporednoj analizi CISC-a i RISC-arhitekture procesora naglasak se stavlja na implementaciju složenih uputa izravno u hardver.
RISC pristup
RISC procesori koriste samo osnovne upute koje se izvode u jednom ciklusu. Dakle, gornja naredba može MULT biti podijeljena u tri odvojene naredbe: LOAD, koja pomiče podatke iz memorijske banke u PROD registar, koji pronalazi proizvod od dva operanda koji se nalaze unutar registara, i STORE, koji pomiče podatke iz registra u memorijske banke „memorije. Za izvršavanje točnog niza koraka opisanih u CISC pristupu, programer mora kodirati četiri linije: LOAD A, 2: 3. LOAD B, 5: 2. PROD A, B. SPREMITE 2: 3 A. U početku, to se može činiti kao mnogo manje učinkovit način dovršenja operacije, budući da postoji višeredak koda i pohranjivanje uputa za izravnavanje treba više RAM-a. Kompajler također mora napraviti više posla kako bi jezik jezika visoke razine pretvorio u kod ovog obrasca.
Usporedba CISC-a i RISC-a
Usporedbe vezane uz CISC i RISC su CISC:
Naglasak je na pružanju hardvera.
Obuhvaća složene složene upute.
Male veličine koda, visoki ciklusi u sekundi.
Tranzistori koji se koriste za pohranjivanje složenih uputa.
RISC:
Usredotočite se na softver.
Skraćena uputa koja ne zahtijeva puno vremena.
Niski ciklusi u sekundi, velike veličine kodova.
Na memorijske registre troši više tranzistora. Strategija RISC-a donosi neke vrlo važne prednosti. Budući da svaka naredba zahtijeva samo jedan takt, cijeli program će se izvoditi približno isto vrijeme kao i višetilindarska MULT naredba. Ove kratke upute "RISC" zahtijevaju manje prostornih tranzistora nego složene upute, ostavljajući više prostora za zajedničke registre. Budući da se sve upute provode u jednom trenutku (npr. Jedan ciklus), moguće je procesiranje transportera.
Karakterizacija procesa
Odvajanje upute LOAD i STORE zapravo smanjuje količinu rada koju računalo mora obavljati. Nakon izvršenja MULT naredbe u CISC stilu, procesor automatski briše registre. Ako jedan od operanada treba koristiti za drugi izračun, procesor moraponovno učitati podatke iz banke memorije za registraciju. U RISC-u, operand će ostati u registru dok se na njega ne učita drugačija vrijednost. CISC pristup pokušava smanjiti broj uputa za svaki program žrtvovanjem broja ciklusa po instrukcijama. Nasuprot tome, RISC smanjuje broj ciklusa zbog uputa za svaki program.
Složenost komercijalne realizacije
Unatoč koristima obrade temeljenih na RISC-u, desetljeća su prošla prije nego što su komercijalno traženi čipovi RISK-a. To je uglavnom zbog nedostatka softverske podrške. Iako je Appleova linija Power Macintosh, koja koristi RISC i Windows NT čipove, kompatibilna s RISC-om, Windows 3.1 i Windows 95 razvijeni su s obzirom na CISC procesore. Mnoge tvrtke nisu htjele izložiti RISC tehnologiji. Bez komercijalnog interesa, proizvođači procesora nisu bili u mogućnosti proizvesti RISC čipove u prilično velikim količinama kako bi svoju cijenu učinili konkurentnom. Još jedna ozbiljnija prepreka bila je prisutnost Intela. Unatoč činjenici da su njihovi CISC čipovi postali sve teži i složeniji u dizajnu, Intel je imao resurse za razvoj moćnih procesora. Iako bi RISC čipovi mogli nadmašiti Intelove napore u određenim područjima, razlike nisu bile dovoljno velike da bi se uvjerili kupci da promijene tehnologiju.
Ukupna korist RISC-a
Danas je Intel x86 jedini čip koji ima CISC arhitekturu. To je prvenstveno zbog napretka u drugim područjima računalne tehnologije. Cijena RAM-a je naglo pala. Godine 1977. 1 MB DRAM-a košta oko 5.000 USD. Do 1994Ista količina memorije košta samo 6 USD (s inflacijom). Tehnologija kompilatora također je postala složenija, tako da je korištenje RISC RAM-a i naglasak na softveru postao savršen.
Filozofija skupa uputa
Nerazumijevanje definicije RISK-a je ideja da su postupci eliminirani, što dovodi do kraćeg skupa algoritama. Već dugi niz godina RISC se povećao, a mnogi od njih sada imaju širi spektar mogućnosti od CPC CISC-a. Pojam "reducirani skup postupaka" odnosi se na opis činjenice da je obujam posla kojeg izvodi svaka naredba smanjen (ne više od jednog ciklusa memorije) u usporedbi s kompliciranim CISC postupcima, koji zahtijevaju desetke ciklusa za izvršavanje jedne naredbe. RISC arhitektura obično ima odvojene I /O algoritme i manipulaciju podacima.
Oblik poduke
Većina RISC arhitektura ima upute fiksne duljine (obično 32 bita) i jednostavno kodiranje, što uvelike pojednostavljuje uzorkovanje, dekodiranje i logički izlaz. Jedan od nedostataka 32-bitnih instrukcija je smanjiti gustoću koda, što je nepovoljan faktor za ugrađeno računanje na radnim stanicama i poslužiteljima. Arhitektura RISC-a izvorno je bila namijenjena servisiranju. Da bi se riješio ovaj problem, nekoliko arhitektura kao što su ARM, Power ISA, MIPS, RISC-V i Adipteva Epiphany imaju opcijski kratki format kratkih instrukcija ili funkciju kompresije naredbi. SH5 također slijedi ovaj obrazac, iako se razvio u suprotnom smjeru, dodajući višemultimedijske upute za izvorno 16-bitno kodiranje.
Korištenje opreme
Za bilo koju razinu ukupnih performansi, RISC čip obično ima manje tranzistora dizajniranih za osnovnu logiku, što je prvobitno dopuštalo dizajnerima da povećaju veličinu registara i unutarnji paralelizam. Druge funkcije koje se obično nalaze u RISC arhitekturi:
Prosječna učinkovitost procesora je blizu jedne instrukcije po ciklusu.
Jedini format instrukcije je koristiti jednu riječ s radnim kodom u istim položajima za jednostavnije dekodiranje.
Svi registri opće namjene mogu se koristiti kao izvor /odredište u svim uputama, što olakšava kompajliranje (registrimi s pomičnim zarezom često se pohranjuju odvojeno).
Jednostavni načini s kompleksnim adresiranjem koji se provodi slijedom naredbi.
Nekoliko tipova hardverskih podataka (kao što je niz bajtova ili BCD).
RISC-ovi dizajni su također sadržavali Harvardski model memorije, gdje su timovi i podaci konceptualno odvojeni. To znači da promjena memorije u kojoj je kod pohranjen ne može utjecati na instrukcije koje izvršava procesor (CPU ima zasebnu naredbu i predmemoriju podataka), sve dok se ne izda posebna instrukcija sinkronizacije. S druge strane, omogućuje istovremeni pristup spremnicima, što često povećava produktivnost.
Značajke RISC-arhitekture
U početnoj fazi razvoja industrije računalnog programiranjaje izvedena u asemblerskom jeziku ili strojnom kodu, što je potaknulo korištenje snažnih i jednostavnih uputa. Stoga su programeri CPU-a pokušali osmisliti algoritme koji mogu obavljati što više posla. Pojavom jezika na visokoj razini arhitekti su počeli stvarati posebne upute za izravno uvođenje određenih središnjih mehanizama. Drugi opći cilj bio je pružiti sve moguće načine adresiranja za svaki algoritam poznat kao ortogonalnost kako bi se olakšala implementacija kompilatora. Tada je stajalo da je dizajn hardvera zreliji od dizajna kompilatora, što je samo po sebi i razlog uvođenja dijelova funkcionalnosti u hardver ili mikrokod, a ne samo u ograničenu memoriju kompilatora (ili u ). Nakon što je uveden RISC, ovaj je pristup postao poznat kao složena kompilacija skupa naredbi ili CISC-a. Procesori su također imali relativno malo registara iz više razloga:
Veliki broj registara osigurava dulje pohranjivanje i obnavljanje sadržaja u strojnoj gomili i zahtijeva veliki broj naredbenih bitova kao specifikatora, što znači manje gustog koda.
CPU registri su skuplji od vanjskih memorijskih ćelija.
Ograničena dostupnost tiskanih pločica ili integriranih krugova.
Praktična primjena
RISC arhitektura procesora sada se koristi na širokom rasponu platformi: od pametnih telefona i tablet računala do nekih od najvažnijihsuperkompjutere visokih performansi, kao što je računalo K (vođa liste 500 najboljih u 2011.). Do početka 21. stoljeća većina niskoprofilnih i mobilnih sustava oslanjala se na RISC arhitekturu. Primjeri:
ARM arhitektura dominira tržištem za ugrađene sustave male snage i niske cijene (200-1800 MHz u 2014.). Koristi se na većini Android sustava, Apple iPhone i iPad, Microsoft Windows Phoneu (bivši Windows Mobile), RIM uređajima (topic.risc.architecture), Nintendo Game Boy Advance, DS /3DS i Switchu.
Linija MIPS (u nekom trenutku na mnogim SGI računalima), a sada PlayStation, PlayStation 2 Nintendo 64 (ipb.risc.architecture), PlayStation Portable igraće konzole i stambeni pristupnici kao što su kao Linksys WRT54G.
Hitachi SuperH, koji se koristi u Sega Super 32X, Saturnu i Dreamcastu (viewtopic.php.risc.architecture), Renesas sada razvija i prodaje kao SH4.
Atmel AVR se koristi u različitim proizvodnim linijama: od ručnih kontrolera Xbox do BMW-ovih automobila.
RISC-V (vbulletin.risc.architecture), peti otvoreni izvor Berkeley RISC ISA, s 32-bitnim adresnim prostorom, malim kernelom cijelog skupa naredbi, eksperimentalni "komprimirani" ISA za gustoću koda i namijenjene standardnim i posebnim nastavcima.
Radne stanice, poslužitelji i superračunala.
MIPS (powered.by.smf.risc.architecture), Silicon Graphics (2006. prestao je stvarati sustave temeljene na MIPS-u).
SPARC, Oracle (ranije Sun Microsystems) i Fujitsu (phorum.risc.architecture).
Arhitektura IBM Power Architecture, korištena u većini IBM-ovih superračunala, poslužitelja međuopreme i terminalnih stanica.
PA-RISC Hewlett-Packard(phpbb.risc.architecture), koji se također naziva HP-PA (ukinut krajem 2008.).
Alpha, korišten u jednopredmetnim računalima, radnim stanicama, poslužiteljima i superračunalima tvrtke Digital Equipment Corporation, Compaq HP (ukinut od 2007.).
RISC-V (powered.by.phpbb.risc.architecture), peti Berkeley RISC ISA, open source, s 64 ili 128-bitnim adresnim prostorima i cijelo jezgro s pomičnim zarezom, atomizacija i vektorska obrada, a dizajnirana je za proširenje s uputama za mreže, input-output, obradu podataka. 64-bitni superskalarni Rocket dizajn dostupan je za preuzimanje.
Usporedba s drugim arhitekturama
Neki procesori su posebno dizajnirani s vrlo malim skupom uputa, ali ti se projekti značajno razlikuju od tradicionalnih RISC arhitektura, te su stoga dobili druge podatke kao što je minimalni skup naredbi ili Arhitektura inicirana u prometu (TTA).
RISC arhitektura je tradicionalno imala malo uspjeha na tržištu desktopa i proizvoda, gdje x86 platforme ostaju dominantna procesorska arhitektura. Međutim, to se može promijeniti, budući da su procesori zasnovani na ARM-u razvijeni za sustave s višim učinkom. Proizvođači, uključujući Cavium, AMD i Qualcomm, izdali su ARM procesore na strani poslužitelja. ARM je također surađivao s Crayom 2017. godine kako bi stvorio superračunalo temeljeno na ARM arhitekturi. Lider tvrtke u računalnoj industriji Microsoft je najavio da u partnerstvu s Qualcommom 2017. godine planira podržati PC verziju sustava Windows 10 na uređajima na bazi Qualcomm Snapdragon.Ovi uređaji podržat će Win32 softver temeljen na x86 procesoru pomoću emulatora x86 procesora. Međutim, osim desktop arene, ARM RISC arhitektura se široko koristi u pametnim telefonima, tabletima i mnogim oblicima ugrađenog uređaja. Također, Intel Pentium Pro (P6) koristi unutarnju RISC procesorsku jezgru za svoje procesore. Dok se izvorni razvoj RISC arhitekture procesora značajno razlikovao od CISC-ovih inovativnih projekata, do 2000. godine, RISC procesori s najboljim performansama gotovo su isti kao i najkvalitetniji procesori u CISC liniji.
Jedna od glavnih prednosti ovog sustava je da kompajler mora obaviti minimalan posao kako bi preveo jezik jezika visoke razine u skupštinu. Budući da je dužina koda relativno kratka, potreban je vrlo mali RAM za pohranu uputa. Pri usporednoj analizi CISC-a i RISC-arhitekture procesora naglasak se stavlja na implementaciju složenih uputa izravno u hardver.
